DICCIONARIO DE INFORMÁTICA Y TECNOLOGÍA

¿Qué significa Translation Lookaside Buffer? - Información sobre Translation Lookaside Buffer

Definición de Translation Lookaside Buffer (TLB)

Alegsa.com.ar ›

Diccionario tecnología ›

Memorias ›

Translation Lookaside Buffer

Leandro Alegsa (Contacto) 2015-08-10

Envíanos un mensaje

Enviar

Anuncios

El búfer de traducción anticipada de instrucciones o Translation Lookaside Buffer (TLB), es un caché de CPU que emplea el hardware de administración de memoria (MMU) para mejorar la velocidad de traducción de direcciones virtuales.

Dada una dirección virtual, el procesador examina el búfer TLB:
• Si se encuentra la entrada de la tabla de página (hit), se lee el número del marco y se forma la dirección real.
• Si no se encuentra la entrada de la tabla de página (miss), el número de la página se usa como índice en la tabla de página del proceso.

Actualmente lo mayoría de los procesadores de computadoras (como x86) utilizan un TLB para mapear espacios de direcciones físicas y virtuales.

Operación del TBL en detalle

El TLB normalmente es implementado como una memoria de contenido direccionable (CAM). La clave de búsqueda CAM es la dirección virtual y el resultado de búsqueda es la dirección física.

Si la dirección requerida está presente en el TLB, entonces el CAM lo encuentra rápidamente y recibe la dirección física que puede ser utilizada para acceder a memoria (esto se llama TLB hit).

Si la dirección requerida no está presente en el TLB (fallo de página), entonces se procede a buscar en la tabla de paginación (llamado page walk). Este proceso es costoso, porque requiere leer en múltiples ubicaciones de memoria. Luego de que se determinada la dirección física a través del page walk, el mapeo de la dirección virtual hacia la física es ingresado en el TLB para su posible posterior uso.

Básicamente el búfer de traducción anticipada (TLB) contiene partes de la tabla de paginación, es decir, relaciones entre direcciones virtuales y reales. Posee un número fijo de entradas y se utiliza para obtener la traducción rápida de direcciones.

La TBL es habitualmente totalmente asociativa o asociativa por conjuntos, cuyas
entradas contienen: en la parte de la etiqueta, el número de página virtual (o
parte) y en la parte del dato, el número de página física y los bits de control

El TLB contiene las entradas de tablas de página que han sido usadas más recientemente.

Tecnologías empleadas en CPUs
• Arquitectura	• Harvard (Modified Harvard) • von Neumann • Dataflow • TTA
• Conjunto de instrucciones	• ASIP • CISC • EDGE • EPIC • MISC • MIPS • NISC • OISC • RISC • TRIPS • VLIW • ZISC
• Tamaño de palabra (word)	• 1 bit • 4 bit • 8 bit • 9 bit • 10 bit • 12 bit • 15 bit • 16 bit • 18 bit • 22 bit • 24 bit • 25 bit • 26 bit • 27 bit • 31 bit • 32 bit • 33 bit • 34 bit • 36 bit • 39 bit • 40 bit • 48 bit • 50 bit • 60 bit • 64 bit • 128 bit • 256 bit • 512 bit • bit variable
• Ejecución (ciclo de instrucción)	• Segmentación (pipelining): Bubble, Operand forwarding • Ejecución fuera de orden (out-of-order): Renombre de registros • Ejecución especulativa: predictor de saltos (branch predictor), predicción de dependencia de memoria • Riesgo (Hazards)
• Computación paralela	• Paralelismo a nivel de Bit: bit-serial, palabra • Paralelismo a nivel de Instrucción: escalar, superescalar • Paralelismo de Datos: vector • Paralelismo a nivel de Memoria (MLP) • Paralelismo a nivel de Tareas: hilo de ejecución (thread)
• Multihilo	• Temporal multithreading • Simultaneous multithreading: HyperThreading
• Taxonomía de Flynn	• SISD • SIMD • MISD • MIMD (SPMD) • Modos de direccionamiento (addressing mode)
• Tipos	• Procesador digital de señales (DSP) • GPGPU • Microcontrolador • Unidad de procesamiento físico (PPU) • System on a chip (SoC) • Celular (cellular architecture)
• Componentes	• Unidad de generación de direcciones (address generation unit o AGU) • Unidad aritmético lógica (UAL o ALU) • Barrel shifter • Unidad de coma flotante (floating-point unit o FPU) • Bus trasero (back-side bus): multiplexor, demultiplexor • Registros • Unidad de gestión de memoria (MMU) • Translation lookaside buffer (TLB) • Caché de CPU • Archivo de registro (register file) • Microcódigo • Unidad de Control (CU) • Frecuencia de reloj (clock rate)
• Gestión de energía	• APM • ACPI • Escala de frecuencia dinámica (Dynamic frequency scaling) • Escala de tensión dinámica (Dynamic voltage scaling) • Gating de reloj (clock gating)
• Seguridad por hardware de CPU	• NX bit • Restricción de hardware (firmware) • Trusted Execution Technology (Intel TXT) • Critoprocesador seguro (Secure cryptoprocessor) • Módulo de seguridad de hardware (HSM) • Hengzhi chip