(MIPS o Microprocessor without Interlocked Pipeline Stages).
Arquitectura de
microprocesadores RISC desarrollada por MIPS Technologies. Entrado en los 90, se estima que uno de cada tres chips RISC producidos, estaba basado en el diseño MIPS.
El diseño de la familia MIPS, fue muy influenciada por las viejas arquitecturas
RISC como
DEC Alpha.
Dónde se utiliza MIPS
MIPS es utilizado en múltiples
sistemas integrados como Series2 TiVo, dispositivos
Windows CE,
routers Cisco y
consolas de videojuegos como el
Nintendo 64, la
PlayStation, PlayStation 2 y el sistema
handheld PlayStation Portable.
Hasta finales de 2006, también eran usados en muchos productos de computadoras de
SGI.
A menudo en universidades y escuelas técnicas, se estudia la arquitectura MIPS, por su
conjunto de instrucciones limpio y claro.
Versiones de MIPS
Los primeros MIPS empleaban
32 bits, luego se implementaron versiones de
64 bits.
Existen múltiples revisiones al conjunto de instrucciones MIPS, incluyendo: MIPS I, MIPS II, MIPS III, MIPS IV, MIPS V, MIPS32 y MIPS64.
También existen múltiples extensiones "add-on", como MIPS-3D (dedicado a tareas
3D), el MDMX (MaDMaX), MIPS16e (que agrega
compresión al stream de instrucciones para hacer que los programas ocupen menos) y el MIPS MT (similar al
HyperThreading de las
Pentium 4 de
Intel, agrega
multitarea).
Tecnologías empleadas en CPUs |
• Arquitectura
|
• Harvard (Modified Harvard)
• von Neumann
• Dataflow
• TTA |
• Conjunto de instrucciones
|
• ASIP
• CISC
• EDGE
• EPIC
• MISC
• MIPS
• NISC
• OISC
• RISC
• TRIPS
• VLIW
• ZISC |
• Tamaño de palabra (word)
|
• 1 bit • 4 bit • 8 bit • 9 bit • 10 bit • 12 bit • 15 bit • 16 bit • 18 bit
• 22 bit • 24 bit • 25 bit • 26 bit • 27 bit • 31 bit • 32 bit • 33 bit • 34 bit • 36 bit • 39 bit • 40 bit • 48 bit • 50 bit • 60 bit • 64 bit • 128 bit • 256 bit • 512 bit • bit variable |
• Ejecución (ciclo de instrucción)
|
• Segmentación (pipelining): Bubble, Operand forwarding
• Ejecución fuera de orden (out-of-order): Renombre de registros
• Ejecución especulativa: predictor de saltos (branch predictor), predicción de dependencia de memoria
• Riesgo (Hazards) |
• Computación paralela
|
• Paralelismo a nivel de Bit: bit-serial, palabra
• Paralelismo a nivel de Instrucción: escalar, superescalar
• Paralelismo de Datos: vector
• Paralelismo a nivel de Memoria (MLP)
• Paralelismo a nivel de Tareas: hilo de ejecución (thread) |
• Multihilo
|
• Temporal multithreading
• Simultaneous multithreading: HyperThreading |
• Taxonomía de Flynn
|
• SISD
• SIMD
• MISD
• MIMD (SPMD)
• Modos de direccionamiento (addressing mode) |
• Tipos
|
• Procesador digital de señales (DSP)
• GPGPU
• Microcontrolador
• Unidad de procesamiento físico (PPU)
• System on a chip (SoC)
• Celular (cellular architecture) |
• Componentes
|
• Unidad de generación de direcciones (address generation unit o AGU)
• Unidad aritmético lógica (UAL o ALU)
• Barrel shifter
• Unidad de coma flotante (floating-point unit o FPU)
• Bus trasero (back-side bus): multiplexor, demultiplexor
• Registros
• Unidad de gestión de memoria (MMU)
• Translation lookaside buffer (TLB)
• Caché de CPU
• Archivo de registro (register file)
• Microcódigo
• Unidad de Control (CU)
• Frecuencia de reloj (clock rate)
|
• Gestión de energía
|
• APM
• ACPI
• Escala de frecuencia dinámica (Dynamic frequency scaling)
• Escala de tensión dinámica (Dynamic voltage scaling)
• Gating de reloj (clock gating) |
• Seguridad por hardware de CPU
|
• NX bit
• Restricción de hardware (firmware)
• Trusted Execution Technology (Intel TXT)
• Critoprocesador seguro (Secure cryptoprocessor)
• Módulo de seguridad de hardware (HSM)
• Hengzhi chip |
